Tugas Pendahuluan 1

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar rangkaian

3. Video

4. Prinsip kerja rangkaian

5. Link download

1. Kondisi[Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=0, B2=don't care, B3=don’t care, B4=don't care, B5=don’t care, B6=don’t care.

2. Gambar Rangkaian[Kembali]

3. Video Simulasi[Kembali]

4. Prinsip Kerja Rangkaian[Kembali] 

A. D Flip-flop
    D Flip-Flop adalah jenis flip-flop yang memiliki satu masukan utama, yaitu data input (D) dan satu keluaran (Q). Flip-flop ini berfungsi untuk menyimpan data bit tunggal (0 atau 1) dari sinyal input D ketika sinyal clock diterapkan.

• Cara Kerja:
  • Ketika clock (CLK) aktif (umumnya pada tepi naik atau tepi turun dari sinyal clock), D Flip-Flop akan menyimpan nilai yang ada di input D dan mengeluarkannya di Q.
  • Jika D adalah 1 saat clock aktif, maka Q akan menjadi 1.
  • Jika D adalah 0 saat clock aktif, maka Q akan menjadi 0.
  • Output Q akan tetap pada nilai yang terakhir sampai clock aktif kembali.

Gambar 2. Tabel kebenaran D flip flop

B. JK Flip-flop

    JK Flip-Flop memiliki dua masukan, yaitu J dan K. JK Flip-Flop merupakan perbaikan dari SR Flip-Flop, yang mengatasi masalah keadaan tak terdefinisi saat kedua input S dan R bernilai 1. JK Flip-Flop memiliki empat kondisi: Set, Reset, No Change, dan Toggle.

• Cara Kerja:
  • Ketika J dan K adalah 0, output Q tidak berubah (tetap pada nilai sebelumnya).
  • Ketika J adalah 1 dan K adalah 0, output Q akan Set menjadi 1.
  • Ketika J adalah 0 dan K adalah 1, output Q akan Reset menjadi 0.
  • Ketika J dan K adalah 1 bersamaan, output Q akan Toggle atau beralih ke nilai yang berlawanan dari nilai sebelumnya.

Gambar 3. Tabel kebenaran JK flip-flop

5. Link Download[Kembali]

Rangkaian simulasi [download]

Video simulasi [download]